blob: 1b1cd19aad7ff8158ba80f7323413247952d80f6 [file] [log] [blame]
/***************************************************************************
* Copyright (c) 1999-2013, Broadcom Corporation
*
* This program is free software; you can redistribute it and/or modify
* it under the terms of the GNU General Public License version 2 as
* published by the Free Software Foundation.
*
* This program is distributed in the hope that it will be useful,
* but WITHOUT ANY WARRANTY; without even the implied warranty of
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
* GNU General Public License for more details.
*
* You should have received a copy of the GNU General Public License
* along with this program; if not, write to the Free Software
* Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
*
* Module Description:
* DO NOT EDIT THIS FILE DIRECTLY
*
* This module was generated magically with RDB from a source description
* file. You must edit the source file for changes to be made to this file.
*
*
* Date: Generated on Tue Apr 16 03:26:50 2013
* MD5 Checksum d41d8cd98f00b204e9800998ecf8427e
*
* Compiled with: RDB Utility combo_header.pl
* RDB Parser 3.0
* unknown unknown
* Perl Interpreter 5.008008
* Operating System linux
*
* Revision History:
*
* $brcm_Log: $
*
***************************************************************************/
#ifndef BCHP_IRQ1_H__
#define BCHP_IRQ1_H__
/***************************************************************************
*IRQ1 - Level 2 PCI Interrupt Enable/Status
***************************************************************************/
#define BCHP_IRQ1_IRQEN 0x00406808 /* Interrupt Enable */
#define BCHP_IRQ1_IRQSTAT 0x0040680c /* Interrupt Status */
/***************************************************************************
*IRQEN - Interrupt Enable
***************************************************************************/
/* IRQ1 :: IRQEN :: reserved0 [31:12] */
#define BCHP_IRQ1_IRQEN_reserved0_MASK 0xfffff000
#define BCHP_IRQ1_IRQEN_reserved0_SHIFT 12
/* IRQ1 :: IRQEN :: irb_irqen [11:11] */
#define BCHP_IRQ1_IRQEN_irb_irqen_MASK 0x00000800
#define BCHP_IRQ1_IRQEN_irb_irqen_SHIFT 11
#define BCHP_IRQ1_IRQEN_irb_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: gio_irqen [10:10] */
#define BCHP_IRQ1_IRQEN_gio_irqen_MASK 0x00000400
#define BCHP_IRQ1_IRQEN_gio_irqen_SHIFT 10
#define BCHP_IRQ1_IRQEN_gio_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: iicf_irqen [09:09] */
#define BCHP_IRQ1_IRQEN_iicf_irqen_MASK 0x00000200
#define BCHP_IRQ1_IRQEN_iicf_irqen_SHIFT 9
#define BCHP_IRQ1_IRQEN_iicf_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: iice_irqen [08:08] */
#define BCHP_IRQ1_IRQEN_iice_irqen_MASK 0x00000100
#define BCHP_IRQ1_IRQEN_iice_irqen_SHIFT 8
#define BCHP_IRQ1_IRQEN_iice_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: iicb_irqen [07:07] */
#define BCHP_IRQ1_IRQEN_iicb_irqen_MASK 0x00000080
#define BCHP_IRQ1_IRQEN_iicb_irqen_SHIFT 7
#define BCHP_IRQ1_IRQEN_iicb_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: iica_irqen [06:06] */
#define BCHP_IRQ1_IRQEN_iica_irqen_MASK 0x00000040
#define BCHP_IRQ1_IRQEN_iica_irqen_SHIFT 6
#define BCHP_IRQ1_IRQEN_iica_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: uc_irqen [05:05] */
#define BCHP_IRQ1_IRQEN_uc_irqen_MASK 0x00000020
#define BCHP_IRQ1_IRQEN_uc_irqen_SHIFT 5
#define BCHP_IRQ1_IRQEN_uc_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: ub_irqen [04:04] */
#define BCHP_IRQ1_IRQEN_ub_irqen_MASK 0x00000010
#define BCHP_IRQ1_IRQEN_ub_irqen_SHIFT 4
#define BCHP_IRQ1_IRQEN_ub_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: ua_irqen [03:03] */
#define BCHP_IRQ1_IRQEN_ua_irqen_MASK 0x00000008
#define BCHP_IRQ1_IRQEN_ua_irqen_SHIFT 3
#define BCHP_IRQ1_IRQEN_ua_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: uartc_irqen [02:02] */
#define BCHP_IRQ1_IRQEN_uartc_irqen_MASK 0x00000004
#define BCHP_IRQ1_IRQEN_uartc_irqen_SHIFT 2
#define BCHP_IRQ1_IRQEN_uartc_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: uartb_irqen [01:01] */
#define BCHP_IRQ1_IRQEN_uartb_irqen_MASK 0x00000002
#define BCHP_IRQ1_IRQEN_uartb_irqen_SHIFT 1
#define BCHP_IRQ1_IRQEN_uartb_irqen_DEFAULT 0x00000000
/* IRQ1 :: IRQEN :: uarta_irqen [00:00] */
#define BCHP_IRQ1_IRQEN_uarta_irqen_MASK 0x00000001
#define BCHP_IRQ1_IRQEN_uarta_irqen_SHIFT 0
#define BCHP_IRQ1_IRQEN_uarta_irqen_DEFAULT 0x00000000
/***************************************************************************
*IRQSTAT - Interrupt Status
***************************************************************************/
/* IRQ1 :: IRQSTAT :: reserved0 [31:12] */
#define BCHP_IRQ1_IRQSTAT_reserved0_MASK 0xfffff000
#define BCHP_IRQ1_IRQSTAT_reserved0_SHIFT 12
/* IRQ1 :: IRQSTAT :: irbirq [11:11] */
#define BCHP_IRQ1_IRQSTAT_irbirq_MASK 0x00000800
#define BCHP_IRQ1_IRQSTAT_irbirq_SHIFT 11
#define BCHP_IRQ1_IRQSTAT_irbirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: gioirq [10:10] */
#define BCHP_IRQ1_IRQSTAT_gioirq_MASK 0x00000400
#define BCHP_IRQ1_IRQSTAT_gioirq_SHIFT 10
#define BCHP_IRQ1_IRQSTAT_gioirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: iicfirq [09:09] */
#define BCHP_IRQ1_IRQSTAT_iicfirq_MASK 0x00000200
#define BCHP_IRQ1_IRQSTAT_iicfirq_SHIFT 9
#define BCHP_IRQ1_IRQSTAT_iicfirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: iiceirq [08:08] */
#define BCHP_IRQ1_IRQSTAT_iiceirq_MASK 0x00000100
#define BCHP_IRQ1_IRQSTAT_iiceirq_SHIFT 8
#define BCHP_IRQ1_IRQSTAT_iiceirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: iicbirq [07:07] */
#define BCHP_IRQ1_IRQSTAT_iicbirq_MASK 0x00000080
#define BCHP_IRQ1_IRQSTAT_iicbirq_SHIFT 7
#define BCHP_IRQ1_IRQSTAT_iicbirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: iicairq [06:06] */
#define BCHP_IRQ1_IRQSTAT_iicairq_MASK 0x00000040
#define BCHP_IRQ1_IRQSTAT_iicairq_SHIFT 6
#define BCHP_IRQ1_IRQSTAT_iicairq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: ucirq [05:05] */
#define BCHP_IRQ1_IRQSTAT_ucirq_MASK 0x00000020
#define BCHP_IRQ1_IRQSTAT_ucirq_SHIFT 5
#define BCHP_IRQ1_IRQSTAT_ucirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: ubirq [04:04] */
#define BCHP_IRQ1_IRQSTAT_ubirq_MASK 0x00000010
#define BCHP_IRQ1_IRQSTAT_ubirq_SHIFT 4
#define BCHP_IRQ1_IRQSTAT_ubirq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: uairq [03:03] */
#define BCHP_IRQ1_IRQSTAT_uairq_MASK 0x00000008
#define BCHP_IRQ1_IRQSTAT_uairq_SHIFT 3
#define BCHP_IRQ1_IRQSTAT_uairq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: uartc_irq [02:02] */
#define BCHP_IRQ1_IRQSTAT_uartc_irq_MASK 0x00000004
#define BCHP_IRQ1_IRQSTAT_uartc_irq_SHIFT 2
#define BCHP_IRQ1_IRQSTAT_uartc_irq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: uartb_irq [01:01] */
#define BCHP_IRQ1_IRQSTAT_uartb_irq_MASK 0x00000002
#define BCHP_IRQ1_IRQSTAT_uartb_irq_SHIFT 1
#define BCHP_IRQ1_IRQSTAT_uartb_irq_DEFAULT 0x00000000
/* IRQ1 :: IRQSTAT :: uarta_irq [00:00] */
#define BCHP_IRQ1_IRQSTAT_uarta_irq_MASK 0x00000001
#define BCHP_IRQ1_IRQSTAT_uarta_irq_SHIFT 0
#define BCHP_IRQ1_IRQSTAT_uarta_irq_DEFAULT 0x00000000
#endif /* #ifndef BCHP_IRQ1_H__ */
/* End of File */